Klopný obvod SR je 1-bitové pamäťové bistabilné zariadenie, ktoré má dva vstupy, t.j. SET a RESET. Vstup SET 'S' nastavuje zariadenie alebo vytvára výstup 1 a vstup RESET 'R' resetuje zariadenie alebo vytvára výstup 0. Vstupy SET a RESET sú označené ako S a R , resp.
Flip flop SR znamená flip flop „Set-Reset“. Resetovací vstup sa používa na návrat klopného obvodu do pôvodného stavu z aktuálneho stavu s výstupom 'Q'. Tento výstup závisí od nastavených a resetovaných podmienok, ktoré sú buď na logickej úrovni „0“ alebo „1“.
testovanie a typy softvéru
Klopný obvod NAND gate SR je základný klopný obvod, ktorý poskytuje spätnú väzbu z oboch svojich výstupov späť na protiľahlý vstup. Tento obvod sa používa na uloženie jedného dátového bitu v pamäťovom obvode. Takže klopný obvod SR má celkom tri vstupy, t.j. „S“ a „R“ a prúdový výstup „Q“. Tento výstup „Q“ súvisí s aktuálnou históriou alebo stavom. Pojem „preklápací obvod“ sa vzťahuje na skutočnú činnosť zariadenia, pretože ho možno „preklopiť“ do stavu logického nastavenia alebo „preklopiť“ späť do stavu opačného logického resetovania.
NAND Gate SR Flip-Flop
Preklápací obvod s resetovaním môžeme implementovať spojením dvoch krížovo spriahnutých 2-vstupových brán NAND dohromady. V klopnom obvode SR je z každého výstupu na jeden z ďalších vstupov hradla NAND pripojená spätná väzba. Zariadenie má teda dva vstupy, t.j. Set 'S' a Reset 'R' s dvomi výstupmi Q a Q. Nižšie je bloková schéma a schéma zapojenia klopného obvodu S-R.
Bloková schéma:
Schéma obvodu:
Stav nastavenia
Vo vyššie uvedenom diagrame, keď je vstup R nastavený na hodnotu false alebo 0 a vstup S je nastavený na hodnotu true alebo 1, hradlo NAND Y má vstup 0, ktorý vytvorí výstup Q' 1. Hodnota Q' je vybledli na hradlo NAND „X“ ako vstup „A“ a teraz sú oba vstupy hradla NAND „X“ 1 (S=A=1), čo vytvorí výstup „Q“ 0.
Teraz, ak sa vstup R zmení na 1 a 'S' zostáva 1, vstupy hradla NAND 'Y' sú R=1 a B=0. Tu je jeden zo vstupov tiež 0, takže výstup Q' je 1. Takže obvod klopného obvodu je nastavený alebo blokovaný s Q=0 a Q'=1.
Resetovať stav
Výstup Q' je 0 a výstup Q je 1 v druhom stabilnom stave. Je daný vzťahom R = 1 a S = 0. Jeden zo vstupov hradla NAND 'X' je 0 a jeho výstup Q je 1. Výstup Q sa zmení na hradlo NAND Y ako vstup B. Obidva vstupy teda Brána NAND A sú nastavené na 1, preto Q' = 0.
Teraz, ak sa vstup S zmení na 0 a 'R' zostáva 1, výstup Q bude 0 a nedôjde k žiadnej zmene stavu. Takže stav resetovania klopného obvodu bol zablokovaný a akcie nastavenia/resetovania sú definované v nasledujúcej pravdivostnej tabuľke:
xampp alternatíva
Z vyššie uvedenej pravdivostnej tabuľky môžeme vidieť, že keď sú vstupy 'S' a reset 'R' nastavené na 1, výstupy Q a Q' budú buď 1 alebo 0. Tieto výstupy závisia od stavu vstupu S alebo R pred existuje vstupná podmienka. Takže, keď sú vstupy 1, stavy výstupov zostanú nezmenené.
Stav, v ktorom sú oba stavy vstupov nastavené na 0, sa považuje za neplatný a je potrebné sa mu vyhnúť.