Latch je digitálny obvod, ktorý okamžite prevádza svoj výstup podľa svojich vstupov. Na implementáciu zámkov používame rôzne logické brány. V tomto článku uvidíme definíciu zámkov, typov zámkov ako SR, Gated SR, D, Gated D, JK a T s ich pravdivostnou tabuľkou a diagramami a výhodami a nevýhodami zámkov.

Obsah

• Čo sú to západky?
• Typy západiek
• SR Západka
• Gated SR Latch
• D Západka
• Gated D Latch
• JK Latch
• T Západka
• Výhody západiek
• Nevýhody západiek

Čo sú to západky?

Západky sú digitálne obvody, ktoré uchovávajú jeden bit informácie a uchovávajú jeho hodnotu, kým nie je aktualizovaná novými vstupnými signálmi. Používajú sa v digitálnych systémoch ako dočasné úložné prvky na ukladanie binárnych informácií. Západky je možné realizovať pomocou rôznych digitálnych logických brán, ako napr A , ALEBO brány , NOT, NAND a NOR.

Západky sú široko používané v digitálnych systémoch pre rôzne aplikácie, vrátane ukladania dát, riadiacich obvodov a klopných obvodov. Na implementáciu sa často používajú v kombinácii s inými digitálnymi obvodmi sekvenčné obvody , ako sú stavové automaty a pamäťové prvky.

Západky Definícia

Západky sú základné úložné prvky, ktoré pracujú s úrovňami signálu (skôr ako s prechodmi signálu). Západky ovládané hodinovým prechodom sú plážové šľapky . Západky sú zariadenia citlivé na úroveň. Západky sú užitočné pri navrhovaní asynchrónny sekvenčný obvod . Západky sú sekvenčný obvod s dvoma stabilnými stavmi. Tie sú citlivé na vstup Napätie aplikovaný a nezávisí od hodinového impulzu. Klopné obvody, ktoré nepoužívajú hodinový impulz, sa označujú ako západka.

Typy západiek v digitálnej elektronike

V digitálnej elektronike sú rôzne typy západiek:

• Západky SR
• Gated SR západky
• D Západky
• Gated D západky
• JK Západky
• T Laches

SR Západka

S-R západky, t.j. západky Set-Reset sú najjednoduchšou formou západiek a sú implementované pomocou dvoch vstupov: S (Set) a R (Reset). Vstup S nastaví výstup na 1, zatiaľ čo vstup R resetuje výstup na 0. Keď sú oba vstupy S aj R na 1, hovorí sa, že západka je v nedefinovanom stave. Sú známe aj ako prednastavené a jasné stavy. Západka SR tvorí základné stavebné kamene všetkých ostatných typov žabiek.

Pravdivosť tabuľky SR Latch

Nižšie uvedená tabuľka predstavuje pravdivostná tabuľka západky SR.

Logický diagram SR Latch

SR Latch je logický obvod s:

• 2 krížovo spriahnuté hradlo NOR alebo 2 krížovo spriahnuté hradlo NAND.
• 2 vstup S pre SET a R pre RESET
• 2 výstup Q, Q’.

Nižšie uvedený logický diagram predstavuje použitie SR západky Brána NAND .

Nižšie uvedený logický diagram predstavuje použitie SR západky NOR Gate .

Rôzne prípady západky SR

Rôzne prípady SR západky sú popísané nižšie.

Prípad 1: S’ = R’ = 1 (S = R = 0)

Ak Q = 1, vstupy Q a R' pre 2. hradlo NAND sú oba 1.

Ak Q = 0, vstupy Q a R' pre 2. hradlo NAND sú 0 a 1 v tomto poradí.

Prípad 2: S' = 0, R' = 1 (S = 1, R = 0)

• Pretože S' = 0, výstup 1. brány NAND, Q = 1 ( Stav SET ).
• V druhej bráne NAND, keďže vstupy Q a R' sú 1, Q'=0.

Prípad 3: S' = 1, R' = 0 (S = 0, R = 1)

• Pretože R'=0, výstup 2. hradla NAND, Q' = 1.
• V prvej bráne NAND, keďže vstupy Q a S sú 1, Q = 0 ( Stav RESET ).

Prípad 4: S' = R' = 0 (S = R = 1)

Keď S = R = 1, Q aj Q' sa stanú 1, čo nie je povolené. Takže vstupná podmienka je zakázaná.

Gated SR Latch

Gated SR latch je SR latch s aktivačným vstupom, ktorý funguje, keď je povolenie 1, a zachováva predchádzajúci stav, keď je povolenie 0.

Tabuľka pravdy Gated SR Latch

Nižšie uvedená tabuľka predstavuje pravdivostnú tabuľku zámky Gated SR.

Logický diagram Gated SR Latch

Nižšie uvedený logický diagram predstavuje hradlovú SR západku.

Logický diagram Gated SR Latch

D Západka

D západky sú tiež známe ako priehľadné západky a sú implementované pomocou dvoch vstupov: D (Data) a hodinového signálu. Výstup západky sleduje vstup na svorke D, pokiaľ je hodinový signál vysoký. Keď hodinový signál klesne na nízku úroveň, výstup zo západky sa uloží a podrží až do ďalšej stúpajúcej hrany hodín.

Pravdivostná tabuľka D Latch

Nižšie uvedená tabuľka predstavuje pravdivostnú tabuľku D západka.

Logický diagram D Latch

Nižšie uvedený logický diagram predstavuje D západku.

Logický diagram D Latch

Gated D Latch

Západka D je podobná západke SR s niekoľkými vykonanými úpravami. Tu sa vstupy navzájom dopĺňajú. D latch je skratka pre data latch, pretože táto západka dočasne ukladá jeden bit.

Tabuľka pravdy Gated D Latch

Nižšie uvedená tabuľka predstavuje pravdivostnú tabuľku zámky Gated D.

Logický diagram Gated D Latch

Nižšie uvedený logický diagram predstavuje hradlovú D západku.

JK Latch

Západka JK má dva vstupy J a K. Výstup sa prepne, keď sú vstupy J a K vysoké. JK latch je rovnako ako SR latch, ale eliminuje nedefinovaný stav SR latch.

Tabuľka pravdy JK Latcha

Nižšie uvedená tabuľka predstavuje pravdivostnú tabuľku západky JK.

Logický diagram JK Latch

Nižšie uvedený logický diagram predstavuje západku JK.

Logický diagram JK Latch

T Západka

Keď sú JK vstupy západky JK skratované, dostaneme T západka. V T latch sú výstupy prepínané, keď sú vstupy vysoké.

Logický diagram T Latch

Nižšie uvedený logický diagram predstavuje T západku.

Logický diagram T Latch

Výhody západiek

Niektoré z výhod zámkov sú uvedené nižšie.

1. Jednoduchá implementácia: Západky sú jednoduché digitálne obvody, ktoré možno ľahko implementovať pomocou základných digitálna logika brány.
2. Nízka spotreba energie: Západky spotrebujú menej energie v porovnaní s inými sekvenčnými obvodov ako sú žabky.
3. Vysoká rýchlosť: Západky môžu pracovať pri vysokých rýchlostiach, vďaka čomu sú vhodné na použitie vo vysokorýchlostných digitálnych systémoch.
4. Nízka cena: Západky sú lacné na výrobu a možno ich použiť v lacných digitálnych systémoch.
5. Všestrannosť: Západky môžu byť použité pre rôzne aplikácie, ako je ukladanie dát, riadiace obvody a klopné obvody.

Nevýhody západiek

Niektoré z nevýhod západiek sú uvedené nižšie.

1. Žiadne hodiny: Západky nemajú hodinový signál na synchronizáciu ich operácií, takže ich správanie je nepredvídateľné.
2. Nestabilný stav: Západky sa niekedy môžu dostať do nestabilného stavu, keď sú oba vstupy na 1. To môže mať za následok neočakávané správanie v digitálnom systéme.
3. Komplexné načasovanie: Načasovanie západiek môže byť zložité a ťažko špecifikovateľné, čo ich robí menej vhodnými pre aplikácie riadenia v reálnom čase.

Záver

Môžeme konštatovať, že západky sa najčastejšie používajú v digitálnych obvodoch na rôzne účely. Latches rýchlo mení svoj výstup vzhľadom na nový vstup. Rôzne druhy západiek zahŕňajú západku SR, západku s bránou, západku D, západku D, západku JK a západku T.

Odkaz

Tu je niekoľko kníh, v ktorých si môžete prečítať ďalšie informácie o západkách:

1. Digitálny dizajn: princípy a postupy od Johna F. Wakerlyho
2. Návrh digitálnych systémov pomocou VHDL od Charlesa H. Rotha a Lizy Kurian John
3. Analýza a návrh digitálnych obvodov od Victora P. Nelsona a H. Troya Naglea
4. Digitálny dizajn a počítačová architektúra od Davida Harrisa a Sarah Harris
5. Základy digitálnej logiky s dizajnom Verilog od Stephena Browna a Zvonka Vranesica

Tieto knihy poskytujú komplexný prehľad o digitálnej logike vrátane zámkov a pokrývajú rôzne témy, ako je návrh a implementácia, simulácia a overovanie digitálnych obvodov.

DIGITÁLNA ELEKTRONIKA – Atul P. Godse, pani Deepali A. Godse

Západky – často kladené otázky

Aké sú typy západiek?

Typy západiek zahŕňajú SR, Gated SR, D, Gated D, JK a T.

Kde sa používajú západky?

Západky sa používajú v hodinách ako úložné jednotky.

triediť hromadu

Koľko bitov môže západka uložiť?

Latch môže ukladať jednobitové dáta.

Má Latch pamäť?

Áno, západka je pamäťový prvok s 1-bitovým úložiskom.