V T flip flope 'T' definuje pojem 'Toggle'. In SR Flip Flop , poskytujeme iba jeden vstup s názvom 'Toggle' alebo 'Trigger' input, aby sme sa vyhli výskytu prechodného stavu. Teraz tento flip-flop funguje ako prepínač. Ďalší stav výstupu sa zmení s doplnením výstupu súčasného stavu. Tento proces je známy ako „prepínanie“.
'T Flip Flop' môžeme skonštruovať vykonaním zmien v 'JK Flip Flop'. 'T Flip Flop' má len jeden vstup, ktorý je skonštruovaný pripojením vstupu z JK flip flop . Tento jediný vstup sa nazýva T. Jednoducho povedané, môžeme skonštruovať 'T Flip Flop' konverziou 'JK Flip Flop'. Niekedy sa 'T Flip Flop' označuje ako 'JK Flip Flop' s jedným vstupom.
Bloková schéma 'T-Flip Flop' je uvedená, kde T definuje 'Toggle input' a CLK definuje vstup hodinového signálu.
T Flip Flop obvod
Na vytvorenie „T Flip Flopu“ sa používajú nasledujúce dve metódy:
- Pripojením výstupnej spätnej väzby k vstupu v 'SR Flips Flop'.
- Odovzdáme výstup, ktorý dostaneme po vykonaní operácie XOR T a QPREDCHÁDZAJÚCIvýstup ako D vstup v D Flip Flop.
Stavebníctvo
'T Flip Flop' je navrhnutý tak, že výstup brány AND prechádza ako vstup do brány NOR 'SR Flip Flop'. Vstupy hradel 'AND', súčasný výstupný stav Q a jeho doplnok Q' sa posielajú späť do každého hradla AND. Prepínací vstup sa odovzdá hradlám AND ako vstup. Tieto brány sú pripojené na signál hodín (CLK). V 'T Flip Flop' prechádza sled pulzov úzkych spúšťačov ako prepínací vstup, ktorý mení stav výstupu klopného obvodu. Schéma zapojenia 'T Flip Flop' s použitím 'SR Flip Flop' je uvedená nižšie:
'T Flip Flop' je vytvorený pomocou 'D Flip Flop'. V klopnom obvode D je výstup po vykonaní operácie XOR vstupu T s výstupom 'QPREDCHÁDZAJÚCI' sa odovzdá ako vstup D. Logický obvod „T-Flip Flop“ s použitím „D Flip Flop“ je uvedený nižšie:
Najjednoduchšia konštrukcia D Flip Flop je s JK Flip Flop. Oba vstupy 'JK Flip Flop' sú zapojené ako jeden vstup T. Nižšie je logický obvod T Flip Flop', ktorý je vytvorený z 'JK Flip Flop':
Tabuľka pravdy T Flip Flop
Horné hradlo NAND je povolené a spodné hradlo NAND je deaktivované, keď je výstup Q To nastavený na 0. uveďte flip flop do „set state (Q=1)“, spúšťač prejde cez vstup S v klopnom flope.
Horné hradlo NAND je vypnuté a spodné hradlo NAND je povolené, keď je výstup Q nastavený na 1. Spúšťač prechádza cez vstup R v klopnom obvode, aby sa klopný obvod dostal do stavu resetovania (Q=0).
Operácie T-Flip Flop
Ďalší stav klopného obvodu T je podobný súčasnému stavu, keď je vstup T nastavený na hodnotu false alebo 0.
- Ak je prepínací vstup nastavený na 0 a súčasný stav je tiež 0, ďalší stav bude 0.
- Ak je prepínací vstup nastavený na 0 a súčasný stav je 1, nasledujúci stav bude 1.
Ďalší stav klopného obvodu je opačný ako aktuálny stav, keď je prepínací vstup nastavený na 1.
- Ak je prepínací vstup nastavený na 1 a súčasný stav je 0, nasledujúci stav bude 1.
- Ak je prepínací vstup nastavený na 1 a súčasný stav je 1, ďalší stav bude 0.
„T Flip Flop“ sa prepne, keď sa vstupný spínač striedavo zmenia vstupy Set a Reset. „T Flip Flop“ vyžaduje dva spúšťače na dokončenie celého cyklu výstupného tvaru vlny. Frekvencia výstupu produkovaného 'T Flip Flop' je polovica vstupnej frekvencie. „T Flip Flop“ funguje ako „obvod frekvenčného rozdeľovača“.
V 'T Flip Flop' je stav pri aplikovanom spúšťacom impulze definovaný iba vtedy, keď je definovaný predchádzajúci stav. Je to hlavná nevýhoda 'T Flip Flop'.
„T flip Flop“ môže byť navrhnutý z „JK Flip Flop“, „SR Flip Flop“ a „D Flip Flop“, pretože „T Flip Flop“ nie je dostupný ako integrované obvody. Bloková schéma „T Flip Flop“ s použitím „JK Flip Flop“ je uvedená nižšie:
