In Brána SR NAND bistabilná obvode, nedefinovaná vstupná podmienka SET = '0' a RESET = '0' je zakázaná. Je to nevýhoda žabky SR. Tento stav:
- Prepíšte akciu blokovania spätnej väzby.
- Vynútiť, aby oba výstupy boli 1.
- Stratiť kontrolu vstupom, ktorý najprv prejde na 1 a druhý vstup zostane '0', čím je riadený výsledný stav západky.
Potrebujeme striedač aby sa to nestalo. Menič zapojíme medzi vstupy Set a Reset pre výrobu iného typu klopného obvodu tzv D žabka , Delay flip flop, D-type bistabilný, D-type flip flop.
zakázať režim vývojára
D flip flop je najdôležitejší flip flop z iných taktovaných typov. Zabezpečuje, že súčasne sa oba vstupy, t. SR klopný obvod s meničom pripojeným medzi vstupy umožňujúci jeden vstup D(Data).
Tento jediný dátový vstup, ktorý je označený ako „D“, sa používa namiesto vstupu „Set“ a pre doplnkový vstup „Reset“ sa používa menič. Takže klopný obvod typu D alebo D citlivý na úroveň je skonštruovaný z klopného obvodu SR citlivého na úroveň.
Takže tu S=D a R= ~D (doplnok D)
Bloková schéma
Schéma obvodu
Vieme, že klopný obvod SR vyžaduje dva vstupy, t.j. jeden na „SET“ výstup a druhý na „RESETOVANIE“ výstupu. Použitím meniča môžeme nastaviť a resetovať výstupy iba s jedným vstupom, pretože teraz sa dva vstupné signály navzájom dopĺňajú. V klopnom obvode SR, keď sú oba vstupy 0, tento stav už nie je možný. Je to nejednoznačnosť, ktorú odstraňuje doplnok v D-flip flope.
V D flip flope sa jediný vstup 'D' označuje ako 'Dátový' vstup. Keď je vstup dát nastavený na 1, klopný obvod by sa nastavil, a keď je nastavený na 0, klopný obvod by sa zmenil a vynuloval by sa. Bolo by to však zbytočné, pretože výstup klopného obvodu by sa vždy zmenil pri každom impulze aplikovanom na tento dátový vstup.
Vstup 'CLOCK' alebo 'ENABLE' sa používa, aby sa tomu zabránilo na izoláciu dátového vstupu od blokovacieho obvodu klopného obvodu. Keď je hodinový vstup nastavený na hodnotu true, vstupná podmienka D sa skopíruje iba na výstup Q. Toto tvorí základ ďalšieho sekvenčného zariadenia označovaného ako D Flip Flop .
Keď je hodinový vstup nastavený na 1, 'set' a 'reset' vstupy klopného obvodu sú oba nastavené na 1. Takže nezmení stav a uloží dáta prítomné na jeho výstupe pred tým, než došlo k prechodu hodín. Jednoducho povedané, výstup je „zablokovaný“ buď na 0 alebo 1.
Pravdivá tabuľka pre Flip Flop typu D
Symboly ↓ a ↑ označujú smer hodinových impulzov. Flip flop typu D prevzal tieto symboly ako hranové spúšťače.
python je číselný