Flip Flop SR alebo Flip Flop Set-Reset má množstvo výhod. Má však nasledujúce problémy s prepínaním:

• Keď sú vstupy Set 'S' a Reset 'R' nastavené na 0, tomuto stavu sa vždy predíde.
• Keď vstup Set alebo Reset zmení svoj stav, zatiaľ čo vstup aktivácie je 1, dôjde k nesprávnemu blokovaniu.

JK Flip Flop odstraňuje tieto dve nevýhody SR Flip Flop .

The JK flip flop je jedným z najpoužívanejších klopných obvodov v digitálnych obvodoch. JK flip flop je univerzálny flip flop s dvoma vstupmi 'J' a 'K'. V SR flip flope sú 'S' a 'R' skrátené skrátené písmená pre Set a Reset, ale J a K nie sú. Samotné písmená J a K sú autonómne písmená, ktoré sa vyberajú na odlíšenie dizajnu žabky od iných typov.

Flip flop JK funguje rovnakým spôsobom ako flip flop SR. Flip flop JK má flip flop 'J' a 'K' namiesto 'S' a 'R'. Jediný rozdiel medzi klopným obvodom JK a klopným obvodom SR je v tom, že keď sú oba vstupy klopného obvodu SR nastavené na 1, obvod vytvára neplatné stavy ako výstupy, ale v prípade klopného obvodu JK nie sú žiadne neplatné stavy, aj keď oba Žabky „J“ a „K“ sú nastavené na 1.

JK Flip Flop je hradlový klopný obvod SR s pridaným obvodom vstupu hodín. Neplatný alebo neplatný výstupný stav nastane, keď sú oba vstupy nastavené na 1 a zabráni sa im pridaním hodinového vstupného obvodu. Takže klopný obvod JK má štyri možné kombinácie vstupov, t.j. 1, 0, „bez zmeny“ a „prepnúť“. Symbol žabky JK je rovnaký ako SR bistabilná západka okrem pridania hodinového vstupu.

Bloková schéma:

Schéma obvodu:

V klopnom obvode SR sú oba vstupy „S“ a „R“ nahradené dvoma vstupmi J a K. To znamená, že vstup J a K sa rovná S a R, v tomto poradí.

Dve 2-vstupové AND hradla sú nahradené dvoma 3-vstupovými NAND hradlami. Tretí vstup každej brány je pripojený k výstupom na Q a Q'. Krížová väzba klopného obvodu SR umožňuje použiť predchádzajúci neplatný stav (S = '1', R = '1') na vytvorenie 'prepínacej akcie', keďže dva vstupy sú teraz vzájomne prepojené.

Ak je obvod „nastavený“, vstup J je prerušený z polohy „0“ Q' cez spodné hradlo NAND. Ak je obvod „RESETOVANÝ“, vstup K sa preruší z 0 pozícií Q cez horné hradlo NAND. Keďže Q a Q' sú vždy odlišné, môžeme ich použiť na ovládanie vstupu. Keď sú oba vstupy 'J' a 'K' nastavené na 1, JK prepína flip flop podľa danej pravdivostnej tabuľky.

Tabuľka pravdy:

Keď sú oba vstupy klopného obvodu JK nastavené na 1 a hodinový vstup je tiež impulzný „High“, potom zo stavu SET do stavu RESET sa obvod prepne. JK flip flop funguje ako T-typ prepínací flip flop, keď sú oba jeho vstupy nastavené na 1.

JK flip flop je vylepšený taktovaný SR flip flop. Ale stále trpí tým 'rasa' problém. Tento problém nastáva, keď sa stav výstupu Q zmení skôr, než časovací impulz hodinového vstupu stihne prejsť 'Off' . Musíme dodržať krátke časové obdobie plus obdobie (T), aby sme sa vyhli tomuto obdobiu.