Full Adder je sčítačka, ktorá pridáva tri vstupy a vytvára dva výstupy. Prvé dva vstupy sú A a B a tretí vstup je vstup nesúci ako C-IN. Výstupný prenos je označený ako C-OUT a normálny výstup je označený ako S, čo je SUM. C-OUT je tiež známy ako detektor väčšiny 1, ktorého výstup je vysoký, keď je vysoký viac ako jeden vstup. Úplná logika sčítačky je navrhnutá tak, že dokáže spojiť osem vstupov, aby vytvorila sčítačku na celý bajt a kaskádovo prenášať bit z jednej sčítačky do druhej. používame úplnú sčítačku, pretože keď je k dispozícii prenosný bit, musí sa použiť ďalšia 1-bitová sčítačka, pretože 1-bitová polovičná sčítačka neprijíma prenosný bit. 1-bitová úplná sčítačka pridá tri operandy a generuje 2-bitové výsledky.

Úplná pravdivá tabuľka sčítačiek:

Logický výraz pre SUM: = A' B' C-IN + A' B C-IN' + A B' C-IN' + A B C-IN = C-IN (A' B' + A B) + C-IN' (A' B + A B') = C-IN XOR (A XOR B) = (1,2,4,7)

Logický výraz pre C-OUT: = A' B C-IN + A B' C-IN + A B C-IN' + A B C-IN = A B + B C-IN + A C-IN = (3,5,6,7)

Iná forma, v ktorej je možné implementovať C-OUT: = A B + A C-IN + B C-IN (A + A') = A B C-IN + A B + A C-IN + A' B C-IN = A B (1 +C-IN) + A C- IN + A' B C-IN = A B + A C-IN + A' B C-IN = A B + A C-IN (B + B') + A' B C-IN = A B C-IN + A B + A B' C-IN + A' B C-IN = A B (C-IN + 1) + A B' C-IN + A' B C-IN = A B + A B' C-IN + A' B C -IN = AB + C-IN (A' B + A B')

Preto COUT = AB + C-IN (A EX – ALEBO B)

Úplný logický obvod Adder.

Implementácia plnej sčítačky pomocou polovičných sčítačiek:

Na implementáciu plnej sčítačky sú potrebné 2 polovičné sčítačky a brána OR.

S týmto logickým obvodom je možné sčítať dva bity, pričom sa prenáša prenos z nasledujúceho nižšieho rádu a prenáša sa do ďalšieho vyššieho rádu.

Implementácia Full Adder pomocou brán NAND: Implementácia Full Adder pomocou brán NOR:

Na implementáciu plnej sčítačky je potrebných celkom 9 brán NOR. Vo vyššie uvedenom logickom výraze by sa dali rozpoznať logické výrazy 1-bitovej polovičnej sčítačky. 1-bitovú úplnú sčítačku je možné dosiahnuť kaskádovaním dvoch 1-bitových polovičných sčítačiek.

Výhody a nevýhody plnej sčítačky v digitálnej logike

Výhody Full Adder v digitálnej logike:

1. Flexibilita: Úplný had môže pridať tri informačné bity, vďaka čomu je flexibilnejší ako polovičná zmija. Môže sa tiež použiť na sčítanie viacbitových čísel spojením rôznych úplných sčítačiek dohromady.

2. Informácie o prenášaní: Plná zmija má prenosový vstup, ktorý jej umožňuje vykonávať rozširovanie viacbitových čísel a spájať rôzne sčítačky dohromady.

3. Rýchlosť: Úplný had pracuje extrémne rýchlo, vďaka čomu je vhodný na použitie v rýchlych počítačových obvodoch.

Nevýhody plnej sčítačky v digitálnej logike:

1. Zložitosť: Úplný had je viac ohromujúci ako polovičná zmija a vyžaduje viac častí ako XOR, AND alebo potenciálne vchody. Je to tiež náročnejšie na realizáciu a plánovanie.

2. Odklad propagácie: Celý obvod zmije má oneskorenie šírenia, čo je čas, ktorý trvá, kým sa výsledok zmení vo svetle úpravy informácií. To môže spôsobiť problémy s časovaním v počítačových obvodoch, najmä v rýchlych rámcoch.

Aplikácia plnej sčítačky v digitálnej logike:

1. Aritmetické obvody: Úplné sčítačky sa používajú v matematických obvodoch na sčítanie dvojnásobných čísel. V bode, keď sú rôzne úplné sčítačky spojené v reťazci, môžu pridať viacbitové párové čísla.

Oracle sql sa nerovná

2. Spracovanie údajov: Úplné sčítačky sa používajú v aplikáciách na spracovanie informácií, ako je pokročilá manipulácia so signálmi, šifrovanie informácií a oprava chýb.

3. Počítadlá: Úplné sčítačky sa používajú v počítadlách na pridanie alebo zníženie počtu o jednu.

4.Multiplexory a demultiplexory: Úplné sčítačky sa používajú v multiplexoroch a demultiplexoroch na výber a informácie o kurze.

5. Pamäť má tendenciu: Úplné sčítačky sa používajú v pamäťových adresovacích obvodoch na vytvorenie polohy konkrétnej oblasti pamäte.

6. ALU: Úplné sčítačky sú základnou súčasťou racionálnych jednotiek číselného žonglovania (ALU) používaných v čipových a počítačových signálových procesoroch.